

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **05199554 A**(43) Date of publication of application: **06.08.93**


(51) Int. Cl

H04Q 3/52**H04L 12/50****H04Q 11/04**(21) Application number: **04007318**(22) Date of filing: **20.01.92**(71) Applicant: **FUJITSU LTD**(72) Inventor:
**YOGOSHI NORIYUKI
SAGAWA SHIGEATSU
SUZUKI NORIYUKI
MIYAWAKI HIROTOMO
SHIRAI MASAHIRO****(54) CIRCUIT SETTING DEVICE****(57) Abstract:**

PURPOSE: To provide a circuit setting device which changes the addresses of the signals inputted from outside for a switchboard or a transmitter and can simply write the data into an ACM even when the physical position of a circuit can be freely set.

CONSTITUTION: A storage means 5 stores the addresses corresponding to the connecting side circuits 1₁-1N and the data corresponding to the connected side circuits 2₁-2N respectively. When the data are written into the means 3, the write addresses corresponding to the logical positions of the circuits 1₁-1N outputted from an address generating means 4 are converted into the addresses corresponding to the physical positions of the circuits 1₁-1N. Then a circuit connecting means 7 connects time circuits based on the storage contents of the means 3. Under such conditions, the data read out of the means 3 are converted into those data corresponding to the physical positions of the circuits 1₁-1N by a data converting means 6.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-199554

(43)公開日 平成5年(1993)8月6日

(51)Int.Cl.⁵

H 0 4 Q 3/52

H 0 4 L 12/50

H 0 4 Q 11/04

識別記号

1 0 1 A

庁内整理番号

9076-5K

8529-5K

9076-5K

F I

H 0 4 L 11/ 20

H 0 4 Q 11/ 04

1 0 3 Z

T

技術表示箇所

審査請求 未請求 請求項の数3(全 25 頁)

(21)出願番号

特願平4-7318

(22)出願日

平成4年(1992)1月20日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 余越 紀之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 寒川 重厚

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 鈴木 紀之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一

最終頁に続く


(54)【発明の名称】 回線設定装置

(57)【要約】

【目的】 本発明は、交換機や伝送装置において、外部から入力される信号の宛先を変更する回線設定装置に関し、回線の物理的な位置を自由に設定することができる場合であっても、ACMに対するデータ書き込み動作を簡単に行うことができる回線設定装置を提供することを目的とする。

【構成】 アドレスが接続元回線 $1_1 \sim 1_N$ に対応し、データが接続先回線 $2_1 \sim 2_N$ に対応する記憶手段3を設け、この記憶手段3にデータを書き込む場合は、アドレス発生手段4から出力される接続元回線 $1_1 \sim 1_N$ の論理的な位置に対応する書き込みアドレスを、物理的な位置に対応するアドレスに変換し、記憶手段3の記憶内容に基づいて、回線接続手段7により回線接続を行う場合は、記憶手段3から読み出されたデータを、データ変換手段6により物理的な位置に対応するデータに変換するように構成する。

図1は本発明の構成を示すブロック図



【特許請求の範囲】

【請求項1】 時間スイッチにより、複数の接続元回線（ $1_1 \sim 1_N$ ）を複数の接続先回線（ $2_1 \sim 2_N$ ）に任意に接続可能な回線設定装置において、

アドレスが前記複数の接続元回線（ $1_1 \sim 1_N$ ）の物理的な位置に対応し、データが前記複数の接続先回線（ $2_1 \sim 2_N$ ）の論理的な位置に対応する記憶手段（3）と、

この記憶手段（3）に前記データを書き込む際、前記複数の接続元回線（ $1_1 \sim 1_N$ ）の論理的な位置に対応する書き込みアドレスを発生するアドレス発生手段（4）と、

このアドレス発生手段（4）から出力される書き込みアドレスを、前記複数の接続元回線（ $1_1 \sim 1_N$ ）の物理的な位置に対応するアドレスに変換するアドレス変換手段（5）と、

前記記憶手段（3）からデータを読み出す際、このデータを前記接続先回線（ $2_1 \sim 2_N$ ）の物理的な位置に対応するデータに変換するデータ変換手段（6）と、

このデータ変換手段（6）の変換出力に基づいて、前記複数の接続元回線（ $1_1 \sim 1_N$ ）と前記複数の接続先回線（ $2_1 \sim 2_N$ ）とを接続する回線接続手段（7）とを具備したことを特徴とする回線設定装置。

【請求項2】 前記アドレス変換手段（5）及び前記データ変換手段（6）は、それぞれ、

手操作により、前記回線（ $1_1 \sim 1_N$ 、 $2_1 \sim 2_N$ ）の物理的な位置情報を入力する位置情報入力手段（32）と、

この位置情報入力手段（32）により入力された位置情報に基づいて、前記変換を行う変換手段（33、38）とを具備したことを特徴とする請求項1記載の回線設定装置。

【請求項3】 前記アドレス変換手段（5）及び前記データ変換手段（6）は、それぞれ、

前記回線（ $1_1 \sim 1_N$ 、 $2_1 \sim 2_N$ ）の物理的な位置情報を、自動的に判定する位置情報判定手段（61）と、この位置情報判定手段（61）により判定された位置情報に基づいて、前記変換を行う変換手段（62₁～62_N、63～65）とを具備したことを特徴とする請求項1記載の回線設定装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、交換機や伝送装置において、外部から入力される信号の宛先を変更する回線設定装置に関する。

【0002】

【従来の技術】 一般に、交換機や伝送装置には、外部から入ってくる信号の宛先を変更する回線設定装置、いわゆるクロスコネクト装置が設けられている。

【0003】 このようなクロスコネクト装置には、時間

スイッチを用いたものと、空間スイッチを用いたものがある。

【0004】 図24は、時間スイッチを用いたクロスコネクト装置の従来構成を示すブロック図である。

【0005】 図において、 $1_{11} \sim 1_{1N}$ は入線である。 1_2 は、この入線 $1_{11} \sim 1_{1N}$ の伝送信号を時分割多重する多重回路である。 1_3 は、多重回路 1_2 から出力される多重信号のタイムスロットのタイミングを交換することにより、信号の宛先を変更する時間スイッチである。

【0006】 1_4 は、時間スイッチ 1_3 から出力される多重信号をタイムスロットごとに分離する分離回路である。 $1_{51} \sim 1_{5N}$ は、分離回路 1_4 で分離された多重信号を各タイムスロットごとに出力する出線である。 1_6 は、時間スイッチ 1_3 による回線設定状態を変更する制御部である。

【0007】 上記時間スイッチ 1_3 において、 1_{31} は、多重回路 1_2 から出力される多重信号をタイムスロットごとに格納するデータメモリ（以下、「DM」という）である。

【0008】 このDM 1_{31} のアドレスは、接続先回線の物理的な位置、すなわち、出線 $1_{51} \sim 1_{5N}$ の物理的な位置に対応する。この物理的な位置は、分離回路 1_4 に対する出線 $1_{51} \sim 1_{5N}$ の収容位置により表される。

【0009】 1_{32} は、多重回路 1_2 から出力される多重信号の各タイムスロットをDM 1_{31} のどのアドレスに保存するかを決めるための情報を格納するアドレスコントロールメモリ（以下、「ACM」という）である。

【0010】 このACM 1_{32} のアドレスは、接続元回線の物理的な位置、すなわち、入線 $1_{11} \sim 1_{1N}$ の物理的な位置に対応し、その内容は、出線 $1_{51} \sim 1_{5N}$ の物理的な位置に対応する。

【0011】 入線 $1_{11} \sim 1_{1N}$ の物理的な位置は、多重回路 1_2 に対する入線 $1_{11} \sim 1_{1N}$ の収容位置により表される。

【0012】 1_{33} は、多重信号のタイムスロットに同期して、DM 1_{31} の読出しアドレスとACM 1_{32} の読出しアドレスを発生するタイムスロットカウンタ（以下、「TSC」という）である。

【0013】 1_{34} は、TSC 1_{33} から出力されるACM 1_{32} の読出しアドレスと制御部 1_6 から出力されるACM 1_{32} の書き込みアドレスを切り換えるセクタである。

【0014】 1_{35} は、ACM 1_{32} から出力されるDM 1_{31} の書き込みアドレスとTSC 1_{33} から出力されるDM 1_{31} の読出しアドレスを切り換えるセクタである。

【0015】 上記構成において、動作を説明する。

【0016】 まず、ACM 1_{32} の記憶内容に基づい

て、入線 $11_1 \sim 11_N$ を出線 $15_1 \sim 15_N$ に接続する場合の動作を説明する。

【0017】この場合の動作は、DM131の書き込み動作と読出し動作に分けられる。DM131の書き込み時は、TSC133のカウント出力に従ってACM132がアクセスされる。

【0018】このアクセスによりACM132から読み出されたデータは、DM131に書き込みアドレスとして供給される。これにより、多重回路12から出力される多重信号は、各タイムスロットごとに、ACM132の読出しデータによって指定されるアドレスに書き込まれる。

【0019】DM131の読出し時は、TSC133のカウント出力により、DM131がアクセスされる。これにより、TSC133のカウント出力により指定されるアドレスから各タイムスロットの信号が読み出される。

【0020】以上から、例えば、入線 11_2 を出線 11_3 に接続する場合は、ACM132において、入線 11_2 の物理的な位置に対応するアドレスに、出線 11_3 の物理的な位置を示すデータを格納すればよい。

【0021】すなわち、このようにすれば、多重回路12から入線 11_2 の伝送信号が出力されるとき、DM131においては、出線 15_3 に対応するアドレスが指定される。

【0022】これにより、入線 11_2 の伝送信号は、出線 15_3 に対応するアドレスに書き込まれ、この出線 15_3 のアクセスタイミングで読み出されることになる。その結果、入線 11_2 と出線 15_3 の接続が達成されたことになる。

【0023】次に、ACM132の記憶内容を変更する場合の動作を説明する。この変更は、制御部16によりなされる。

【0024】例えば、入線 11_2 の接続先を、出線 15_5 に変更する場合は、制御部16から入線 11_2 の物理的な位置を示すアドレスと出線 15_5 の物理的な位置を示すデータが出力される。

【0025】これにより、ACM132において、入線 11_2 に対応するアドレスには、出線 15_5 を示すデータが書き込まれる。

【0026】その結果、多重回路12から入線 11_2 の伝送信号が出力されるとき、DM131においては、今度は、出線 15_5 に対応するアドレスが指定される。これにより、入線 11_2 の伝送信号は、今度は、出線 11_5 に対応するアドレスに書き込まれ、入線 11_2 と出線 11_5 が接続されることになる。

【0027】以上が、時間スイッチ13によって構成される従来のクロスコネクタ装置の概要である。

【0028】ところで、上述したようなクロスコネクタ装置においては、近年、回線設定機能（クロスコネクタ

機能)の増大と信号収容規模の増大に伴い、図25に示すように、装置を回線設定部21と複数の回線終端部 $22_1 \sim 22_N$ に分けて構成する場合がある。

【0029】この場合、各回線終端部 22_n ($n=1, 2, \dots, N$)は、一般に、図26に示すように、複数のインタフェース盤 $221_1 \sim 221_M$ (M は2以上の整数)と、多重・分離回路 222 により構成される。

【0030】なお、図25において、 23_n は、対応する回線終端部 22_n から出力される多重信号を回線設定部21に供給する入ハイウェイであり、 24_n は、回線設定部21から出力される多重信号を対応する回線終端部 22_n に供給する出ハイウェイである。

【0031】また、 25_n は、回線終端部 22_n とハイウェイ $23_n, 24_n$ を接続するコネクタであり、 26_n は、回線設定部21とハイウェイ $23_n, 24_n$ を接続するコネクタである。

【0032】このような構成においては、ある回線終端部 22_n のあるインタフェース盤 221_m ($m=1, 2, \dots, M$)をある回線終端部 22_n のあるインタフェース盤 221_m に接続することになる。

【0033】したがって、この場合、接続元回線は、接続元インタフェース盤 221_m と、これを収容する回線終端部 22_n が接続される入ハイウェイ 24_n により構成される。

【0034】また、接続先回線は、接続先インタフェース盤 221_m と、これを収容する回線終端部 22_n が接続される出ハイウェイ 24_n により構成される。

【0035】これにより、接続元回線の物理的な位置は、接続元インタフェース盤 221_m の物理的な位置と、これに対応する入ハイウェイ 23_n の物理的な位置により表される。

【0036】また、接続先回線の物理的な位置は、接続先インタフェース盤 221_m の物理的な位置と、これに対応する出ハイウェイ 24_n の物理的な位置により表される。

【0037】インタフェース盤 221_m の物理的な位置は、これが固定であれば、その論理的な位置と1:1に対応する。したがって、この場合、インタフェース盤 221_m の物理的な位置は、その識別符号 m により表される。

【0038】また、ハイウェイ $23_n, 24_n$ の物理的な位置は、例えば、これが接続されるコネクタ 26_n の識別符号 n により表される。

【0039】このような信号収容構成の場合、回線終端部 22_n の数 N が増大したり、各回線終端部 22_n ごとに、インタフェース盤 221_m の収容数 M が異なると、回線終端部 22_n の接続効率や管理の面で、回線終端部 22_n を常に同じコネクタ 26_n に接続したり、常に、1つのコネクタ 26_n に接続することが難しくなる。

【0040】すなわち、各回線の物理的な位置を固定す

10

20

30

40

50

ることが難しくなる。したがって、このような場合には、図27や図28に示すように、各回線の物理的な位置は自由に設定することができるようにし、装置内部で、接続元と接続先の物理的な位置を対応付けすることが望まれる。

【0041】なお、図27には、回線終端部22₂と回線終端部22₃の接続順序を変更する場合を示し、図28には、回線終端部22₂を2つのコネクタ26₂、26₃に接続する場合を示す。

【0042】しかし、従来のクロスコネクタ装置においては、ACM132のアドレスとデータが、回線の物理的な位置により規定されるようになっている。

【0043】したがって、各回線の物理的な位置を自由に設定することができるようにすると、ACM132にデータを書き込む場合、常に、回線の物理的な位置を考慮しながら書き込まなければならないため、書き込み動作が複雑になるという問題が生じる。

【0044】特に、一度、ACM132にデータを書き込んだ後、回線の物理的な位置が変更されると、変更前の物理的な位置と変更後の物理的な位置を考慮しながら、データを書き込まなければならないため、その動作は非常に複雑なものとなり、信頼性の低下にもつながる。

【0045】

【発明が解決しようとする課題】以上述べたように、従来のクロスコネクタ装置においては、回線の物理的な位置を自由に設定することができるようにすると、ACMに対するデータ書き込み動作が複雑になるという問題があった。

【0046】そこで、この発明は、回線の物理的な位置を自由に設定することができる場合であっても、ACMに対するデータ書き込み動作を簡単に行うことができるクロスコネクタ装置を提供することを目的とする。

【0047】

【課題を解決するための手段】図1は、この発明の原理構成を示すブロック図である。

【0048】図において、1₁～1_Nは、複数の接続元回線であり、2₁～2_Nは、複数の接続先回線である。

【0049】3は、アドレスが接続元回線1₁～1_Nの物理的な位置に対応し、データが接続先回線2₁～2_Nの論理的な位置に対応する記憶手段である。

【0050】4は、この記憶手段3にデータを書き込む際、接続元回線1₁～1_Nの論理的な位置に対応する書き込みアドレスを発生するアドレス発生手段である。

【0051】5は、このアドレス発生手段4から出力される書き込みアドレスを、接続元回線1₁～1_Nの物理的な位置に対応するアドレスに変換するアドレス変換手段である。

【0052】6は、記憶手段2からデータを読み出す際、このデータを接続先回線2₁～2_Nの物理的な位置

に対応するデータに変換するデータ変換手段である。

【0053】7は、このデータ変換手段6の変換出力に基づいて、接続先回線1₁～1_Nと接続元回線2₁～2_Nとを接続する回線接続手段である。

【0054】

【作用】上記構成によれば、アドレス発生手段4から出力される書き込みアドレスは、アドレス変換手段5により、接続元回線1₁～1_Nの物理的な位置に対応するアドレスから論理的な位置に対応するアドレスに変換される。

【0055】また、記憶手段3から読み出されたデータは、データ変換手段6により、接続先回線2₁～2_Nの論理的な位置に対応するデータから物理的な位置に対応するデータに変換される。

【0056】これにより、記憶手段3にデータを書き込む際、オペレータは、回線の論理的な位置に基づいて、この書き込み処理を実行することができるので、回線の物理的な位置を自由に設定することができる場合であっても、簡単にデータの書き込みを行うことができる。

【0057】

【実施例】以下、図面を参照しながらこの発明の実施例を詳細に説明する。

【0058】図2は、この発明の一実施例の構成を示すブロック図である。なお、以下の説明では、この発明を、図25に示すような装置に適用した場合を代表として説明する。

【0059】図示の装置は、本来のACMに、回線の論理的な位置情報を物理的な位置情報に変換する2つのACM（以下、SUBACMという）を付加したような構成を有する。

【0060】図において、31は、本来のACM、すなわち、DM131に入力される信号を、DM131のどのアドレスに保存するかを決めるための情報を格納するACMである。

【0061】このACM31のアドレスは、接続元回線の物理的な位置に対応し、その内容は、接続先回線の論理的な位置に対応する。

【0062】接続元回線の物理的な位置は、上述したように、接続元インタフェース盤221_mの識別符号mと、これを収容する回線終端部22_nが接続されるコネクタ26_nの識別符号nにより表される。

【0063】これに対し、接続先回線の論理的な位置は、接続先インタフェース盤221_mの論理的な位置と、これを収容する回線終端部22_nが接続される出ハイウェイ24_nの論理的な位置により表される。

【0064】ここで、接続先インタフェース盤221_mの論理的な位置は、例えば、その識別符号mにより表され、出ハイウェイ24_nの論理的な位置は、例えば、その識別符号nにより表される。

【0065】32は、例えば、オペレータのキー操作に

基づいて、ACM31の書込みアドレスA1と書込みデータD1等を出力する制御部である。

【0066】この制御部32から出力される書込みアドレスA1は、接続元回線の論理的な位置により表される。

【0067】この接続元回線の論理的な位置は、接続元インタフェース盤221_mの論理的な位置と、これを收容する回線終端部22_nが接続される入ハイウェイ23_nの論理的な位置により表される。

【0068】接続元インタフェース盤221_mの論理的な位置は、例えば、その識別符号mにより表され、入ハイウェイ24_nの論理的な位置は、例えば、その識別符号nにより表される。

【0069】したがって、上記アドレスA1は、入ハイウェイ23_nの識別符号nを示すハイウェイ用アドレスA1₁と、インタフェース盤221_mの識別符号mを示すインタフェース盤用アドレスA1₂から成る。

【0070】同様に、上記データD1は、出ハイウェイ24_nの識別符号nを示すハイウェイ用データD1₁と、インタフェース盤221_mの識別符号mを示すインタフェース盤用データD1₂から成る。

【0071】33は、上記書込みアドレスA1を、接続元回線の物理的な位置を示すアドレスに変換するSUBACMである。

【0072】このSUBACM33のアドレスは、接続元回線を構成する入ハイウェイ23_nの論理的な位置に対応し、その内容は、このハイウェイ23_nの物理的な位置に対応する。

【0073】したがって、SUBACM33によるアドレス変換は、ハイウェイ用アドレスA1₁に関してだけ行われる。

【0074】なお、このSUBACM33の記憶内容を変更するための書込みアドレスA2と書込みデータD2も、上記制御部32から供給される。

【0075】35は、SUBACM33の読出しアドレスと書込みアドレスを切り換えるセクタである。

【0076】すなわち、このセクタ35は、SUBACM33からデータを読み出す場合は、ハイウェイ用アドレスA1₁を選択し、SUBACM33にデータを書き込む場合は、書込みアドレスA1を選択する。

【0077】36は、多重信号のタイムスロットに同期して、ACM31の読出しアドレスとDM131の読出しアドレスを出力するTSCである。

【0078】37は、ACM31の読出しアドレスと書込みアドレスを切り換えるセクタである。

【0079】すなわち、このセクタ37は、ACM31からデータを読み出す場合は、TSC36のカウンタ出力を選択し、ACM31にデータを書き込む場合は、SUBACM33により物理アドレスに変換された書込みアドレスA1を選択する。

【0080】なお、この物理アドレスに変換された書込みアドレスA1は、SUBACM33の読出しデータD2とインタフェース盤用アドレスA1₂を結合することにより得られる。

【0081】38は、ACM31から読み出されたデータD1、すなわち、DM131の書込みアドレスを、接続先回線の物理的な位置を示すアドレスに変換するSUBACMである。

【0082】このSUBACM38のアドレスは、接続先回線を構成する出ハイウェイ24_nの論理的な位置に対応し、その内容は、このハイウェイ24_nの物理的な位置に対応する。

【0083】したがって、SUBACM38によるデータD1の変換は、ハイウェイ用データD1₁に関してだけ行われる。

【0084】なお、このSUBACM38の記憶内容を変更するための書込みアドレスA3と書込みデータD3も、上記制御部32から供給される。

【0085】39は、SUBACM38の読出しアドレスと書込みアドレスを切り換えるセクタである。

【0086】すなわち、このセクタ39は、SUBACM38からデータD3を読み出す場合は、ハイウェイ用データD1₁を選択し、SUBACM38にデータD3を書き込む場合は、書込みアドレスA3を選択する。

【0087】40は、DM131の読出しアドレスと書込みアドレスを切り換えるためのセクタである。

【0088】すなわち、このセクタ40は、DM131からデータを読み出す場合は、TSC36のカウンタ出力を選択し、DM131にデータを書き込む場合は、物理アドレスに変換されたデータD1を選択する。

【0089】なお、この変換データD1は、SUBACM38の読出しデータD3とインタフェース盤用データD1₂を結合することにより得られる。

【0090】上記構成において、動作を説明する。

【0091】(1)まず、アドレスA1、A2、A3とデータD1、D2、D3の構造について説明する。

【0092】今、ハイウェイ23_n、24_nやコネクタ26_nの数Nを8とし、インタフェース盤221_mの数Mを最大16とする。

【0093】この場合、ハイウェイ23_n、24_nやコネクタ26_nを識別するためには、3ビット必要となる。また、インタフェース盤221_mを識別するためには、4ビット必要となる。

【0094】したがって、アドレスA1は、図3(a)に示すように、7ビットで表される。図には、この7ビットのうち、上位3ビットをハイウェイ用アドレスA1₁に割り当て、下位4ビットをインタフェース盤用アドレスA1₂に割り当てた場合を示す。

【0095】データD1も、同様に、7ビットで表され、このうち、上位3ビットがハイウェイ用データD1

1に割り当てられ、下位4ビットがインタフェース盤用データD1₂に割り当てられるようになっている。

【0096】これに対し、アドレスA2、A3、データD2、D3は、図3(b)に示すように、それぞれ3ビットで表される。

【0097】なお、ハイウェイ23_n、24_nの識別符号nとハイウェイ用アドレスA1₁及びハイウェイ用データD1₁のビット値との関係は、例えば、図4(a)に示すようになっている。

【0098】同様に、ハイウェイ23_n、24_nの識別符号nとアドレスA2、A3のビット値との関係も、図4(b)に示すようになっている。

【0099】また、コネクタ26_nの識別符号nとデータD2、D3のビット値との関係は、例えば、図4(c)に示すようになる。

【0100】また、インタフェース盤221_mの識別符号mとインタフェース盤用アドレスA1₂、インタフェース盤用データD1₂のビットとの関係は、例えば、図4(d)に示すようになる。

【0101】以上がアドレスA1、A2、A3とデータD1、D2、D3の構造である。

【0102】(2)次に、SUBACM33、38に対するデータの書き込み動作を説明する。

【0103】今、回線終端部222がコネクタ26₁に接続され、回線終端部224がコネクタ26₂に接続されているとする。この接続情報は、制御部32によりSUBACM33に書き込まれる。

【0104】前者の接続情報をSUBACM33、38に書き込む場合は、回線終端部222の論理的な位置を示すアドレスA2、A3と、物理的な位置を示すデータD2、D3が、制御部32から出力される。

【0105】回線終端部222の論理的な位置は、ハイウェイ23₂、24₂の識別符号2により表され、物理的な位置は、コネクタ26₁の識別符号1により表される。

【0106】したがって、この場合のアドレスA2、A3とデータD2、D3は、図5(a)に示すようなものとなる。これにより、SUBACM33、38のアドレス“001”には、図6に示すように、データ“000”が書き込まれる。

【0107】後者の接続情報をSUBACM33、38に書き込む場合は、回線終端部224の論理的な位置を示すアドレスA2、A3と、物理的な位置を示すデータD2、D3が、制御部32から出力される。

【0108】回線終端部224の論理的な位置は、ハイウェイ23₄、24₄の識別符号4により表され、物理的な位置は、コネクタ26₂の識別符号2により表される。

【0109】したがって、この場合のアドレスA2、A3とデータD2、D3は、図5(b)に示すようなもの

となる。これにより、SUBACM33、38のアドレス“011”には、図8に示すように、データ“001”が書き込まれる。

【0110】以上が、SUBACM33、38に対するデータ書き込み動作である。

【0111】(3)次に、ACM31に対するデータ書き込み動作を説明する。

【0112】なお、以下の説明では、回線終端部222のインタフェース盤221₃と回線終端部224のインタフェース盤221₅を接続する場合を代表として説明する。

【0113】(3-1) まず、回線終端部222のインタフェース盤221₃を回線終端部224のインタフェース盤221₅に接続する場合のデータ書き込み動作を説明する。

【0114】すなわち、回線終端部222のインタフェース盤221₃を接続元とし、回線終端部224のインタフェース盤221₅を接続先とする場合のデータ書き込み動作を説明する。

【0115】この場合は、制御部32から出力されるアドレスA1は、入ハイウェイ23₂の識別符号2と、インタフェース盤221₃の識別符号3により表される。

【0116】また、データD1は、出ハイウェイ24₄の識別符号4とインタフェース盤221₅の識別符号5により表される。

【0117】したがって、この場合、制御部32から出力されるアドレスA1とデータD1は、図7に示すようなものとなる。

【0118】図7に示すアドレスA1(=“0010010”)のうち、ハイウェイ用アドレスA1₁(=“001”)は、図8に示すように、SUBACM33に読出しアドレスとして供給される。

【0119】これにより、このSUBACM33から、入ハイウェイ23₂の物理的な位置、すなわち、コネクタ26₁の識別符号1を示すデータD2(=“000”)が読み出される。

【0120】このデータD2(=“000”)は、インタフェース盤用アドレスA1₂(=“0100”)と結合される。

【0121】これにより、接続元回線の論理的な位置を示すアドレスA1(=“0010010”)は、物理的な位置を示すアドレス“0000010”に変換される。

【0122】このアドレスA1は、ACM31に書き込みアドレスとして供給される。これにより、図8に示すように、接続元回線の物理的な位置を示すACM31のアドレス“0000010”に、接続先回線の論理的な位置を示すデータD1(=“0110100”)が書き込まれる。

【0123】(3-2)次に、回線終端部224のイン

タフェース盤2215を回線終端部222のインタフェース盤2213に接続する場合のデータ書き込み動作を説明する。

【0124】すなわち、回線終端部224のインタフェース盤2215を接続元とし、回線終端部222のインタフェース盤2213を接続先とする場合のデータ書き込み動作を説明する。

【0125】この場合も、接続元回線の論理的な位置を示すアドレスA1と、接続先回線の論理的な位置を示すデータD1が、制御部32から出力される。

【0126】但し、この場合、接続元回線と接続先回線が上記の場合と逆になっているので、制御部32から出力されるアドレスA1とデータD1は、図9に示すように、図7に示すものとは逆になる。

【0127】図9に示すアドレスA1(=“0110100”)は、図10に示すように、SUBACM33により、接続元回線の物理的な位置を示すアドレス“0010100”に変換される。

【0128】これにより、接続元回線の物理的な位置を示すACM31のアドレス“0010100”に、接続先回線の論理的な位置を示すデータD1(=“001010”)が書き込まれる。

【0129】以上により、回線終端部222のインタフェース盤2213と回線終端部224のインタフェース盤2215を接続する場合のACM31に対するデータ書き込み動作が終了する。

【0130】(4)次に、ACM31に書き込まれたデータD1に基づいて、接続元回線を接続先回線に接続する動作を説明する。この場合、ACM31は、TSC36のカウント出力によりアクセスされる。

【0131】(4-1)まず、回線終端部222のインタフェース盤2213を回線終端部224のインタフェース盤2215に接続する動作を説明する。

【0132】この動作は、図11に示すように、ACM31において、接続元回線の物理的な位置を示すアドレス“0000010”から、接続先回線の論理的な位置を示すデータD1(=“0110100”)が読み出されることにより開始される。

【0133】このデータD1(=“0110100”)のうち、出ハイウェイ244の論理的な位置を示すハイウェイ用データD11(=“011”)は、SUBACM38に読み出しアドレスとして供給される。

【0134】これにより、SUBACM38から出ハイウェイ244の物理的な位置を示すデータD3(=“001”)が読み出される。

【0135】このデータD3は、インタフェース盤用データD12(=“0100”)と結合される。これにより、接続先回線の論理的な位置を示すデータD1(=“0110100”)は、物理的な位置を示すデータ“0010100”に変換される。

【0136】このデータD1(=“0010100”)は、DM131に書き込みアドレスとして供給される。このとき、多重回路12からは、接続元回線の伝送信号が出力される。

【0137】したがって、DM131において、接続先回線の物理的な位置を示すアドレス“0010100”には、接続元回線の伝送信号が書き込まれる。

【0138】この伝送信号は、接続先回線のアクセスタイミングで、DM131から読み出される。これにより、回線終端部222のインタフェース盤2213が回線終端部224のインタフェース盤2215に接続されることになる。

【0139】(4-2)次に、回線終端部224のインタフェース盤2215を回線終端部222のインタフェース盤2213に接続する動作を説明する。

【0140】この動作も、図12に示すように、ACM31において、接続元回線の物理的な位置を示すアドレス“0010100”から、接続先回線の論理的な位置を示すデータD1(=“0010010”)が読み出されることにより開始される。

【0141】このデータD1(=“0010010”)は、SUBACM38により、接続先回線の物理的な位置を示すデータ“0000010”に変換される。

【0142】これにより、多重回路12から出力される接続元回線の伝送信号は、DM131において、接続先回線の物理的な位置を示すアドレス“0000010”に書き込まれる。

【0143】この書き込みデータは、接続先回線のアクセスタイミングで、DM131から読み出される。これにより、回線終端部224のインタフェース盤2215が回線終端部222のインタフェース盤2213に接続されることになる。

【0144】以上が、ACM31に書き込まれたデータに基づいて、回線終端部222のインタフェース盤2213と回線終端部224のインタフェース盤2215とを接続する動作である。

【0145】(5)次に、上記状態において、回線の物理的な位置を変更する場合の動作を説明する。

【0146】なお、以下の説明では、回線終端部222の接続コネクタをコネクタ261からコネクタ263に変更する場合を代表として説明する。

【0147】(5-1)この変更の際には、まず、SUBACM33、38の記憶内容の書換えが実行される。

【0148】この場合、制御部32から出力されるアドレスA2、A3は、回線終端部222の論理的な位置を示すものであるため、図13に示すように、変更前と同じである。

【0149】これに対し、データD2、D3は、回線終端部222の物理的な位置を示すものであるため、図1

3に示すように、コネクタ26₁の識別符号1を示す値からコネクタ26₃の識別符号3を示す値に変更される。

【0150】その結果、SUBACM33、38の記憶内容は、図14に示すような内容に変更される。

【0151】以上により、SUBACM33、38の記憶内容の書換えが終了する。

【0152】(5-2)この書換えが終了すると、ACM31の記憶内容の書換えが実行される。

【0153】この場合、制御部32から出力されるアドレスA1とデータD1は、回線の論理的な位置を示すものであるため、変更前と同じである。これにより、このアドレスA1とデータD1は、上述した図8に示すものと同じである。

【0154】アドレスA1(=“0010010”)は、図15に示すように、SUBACM33により、接続元回線の物理的な位置を示すアドレス“0100010”に変換される。

【0155】これにより、データD1(=“0110100”)は、今度は、ACM31のアドレス“0100010”に書き込まれる。

【0156】以上により、ACM31の記憶内容の書換えが終了する。

【0157】なお、上述したSUBACM33の記憶内容の書換えにより、ACM31から回線終端部22₄のインタフェース盤221₅の論理的な位置を示すデータD1を読み出すタイミングが、変更された回線終端部22₂の物理的な位置のアクセスタイミングに合わせられる。

【0158】これにより、回線終端部22₂のインタフェース盤221₃を接続元回線とし、回線終端部22₄のインタフェース盤221₅を接続先回線とする場合の接続状態がそのまま維持される。

【0159】また、SUBACM38の記憶内容の書換えにより、ACM31から読み出された回線終端部22₂のインタフェース盤221₃の論理的な位置を示すデータD1が、変更された回線終端部22₂の物理的な位置を示すデータに変更される。

【0160】これにより、回線終端部22₄のインタフェース盤221₅を接続元回線とし、回線終端部22₂のインタフェース盤221₃を接続先回線とする場合の接続状態がそのまま維持される。

【0161】図16(a)は、上記変更処理に際して、制御部32から出力されるアドレスA1、A2、A3とデータD1、D2、D3の内容をまとめたものである。

【0162】これに対し、同図(b)は、変更前におけるこれらアドレスA1、A2、A3とデータD1、D2、D3の内容をまとめたものである。

【0163】なお、図18(a)において、*は変更点を示す。

【0164】この図18から、この実施例では、回線終端部22₂の物理的な位置が変更されても、アドレスA、A2、A3とデータD1は変更する必要がなく、データD2、D3だけ変更すればよいことがわかる。

【0165】これは、アドレスA、A2、A3とデータD1は、回線の論理的な位置に対応するのに対し、データD2、D3は、物理的な位置に対応するものだからである。

【0166】図17(a)は、従来装置において、上記変更処理に際して、制御部16から出力されるACM132の書込みアドレスA11と書込みデータD11の内容をまとめたものである。

【0167】これに対し、同図(b)は、変更前におけるアドレスA11とデータD11の内容をまとめたものである。

【0168】なお、図17において、①は、物理的な位置を変更された回線終端部22₂を接続元回線終端部とする場合を示し、②は、同じく、接続先回線終端部とする場合を示す。

【0169】図17から、従来装置においては、①の場合は、アドレスA11を、②の場合は、データD11を変更しなければならないことがわかる。

【0170】これは、従来装置においては、アドレスA11とデータD11がいずれも回線の物理的な位置に対応しているからである。

【0171】(6)次に、回線の物理的な位置はそのままに、接続元回線の接続先を変更する場合の動作を説明する。

【0172】この場合は、SUBACM33、38の記憶内容はそのままにし、ACM31の記憶内容のみが変更される。

【0173】今、回線終端部22₂のインタフェース盤221₃の接続先を、回線終端部22₄のインタフェース盤221₅から回線終端部22₅のインタフェース盤221₁に変更するものとする。

【0174】この場合、制御部32からは、図18に示すように、回線終端部22₂のインタフェース盤221₃の論理的な位置を示すアドレスA1(=“0010010”)と、回線終端部22₅のインタフェース盤221₁の論理的な位置を示すデータD1(=“1000000”)が出力される。

【0175】アドレスA1は、SUBACM33により、回線終端部22₂のインタフェース盤221₃の物理的な位置を示すアドレス“0100010”に変換される。

【0176】これにより、図19に示すように、ACM31のアドレス“0100010”には、今度は、回線終端部22₅のインタフェース盤221₁の論理的な位置を示すデータD1(=“1000000”)が書き込まれる。

【0177】このデータD1は、回線終端部222のインタフェース盤2213のアクセスタイミングでACM31から読み出され、SUB38により物理的な位置を示すデータに変換される。

【0178】今、回線終端部225がコネクタ264に接続されているとすれば、SUBACM38において、回線終端部225の論理的な位置を示すアドレス“100”には、物理的な位置を示すデータD3(=“011”)が格納されている。

【0179】これにより、ACM31から読み出されたデータD1(=“1000000”)は、データ“01100000”に変換される。

【0180】その結果、回線終端部222のインタフェース盤2213は、今度は、回線終端部225のインタフェース盤2211に接続されることになる。

【0181】以上詳述したこの実施例によれば、次のような効果が得られる。

【0182】(1)まず、回線の論理的な位置情報を物理的な位置情報に変換するSUBACM33、38を設けるようにしたので、ACM31にデータを書き込む際、回線の物理的な位置を考慮することなく書き込むことができる。これにより、ACM31のデータ書き込み動作を簡単に行うことができる。

【0183】(2)また、SUBACM33、38の記憶内容をオペレータによって書き換えるようにしたので、回線の物理的な位置情報をオペレータにより管理したいような仕様に対処することができる。

【0184】図20は、この発明の第2の実施例の構成を示すブロック図である。なお、図20において、先の図2と同一部には、同一符号を付して詳細な説明を省略する。

【0185】先の実施例では、アドレスA1、A2、A3をそれぞれ専用のアドレスバスを使って出力するとともに、データD1、D2、D3をそれぞれ専用のデータバスを使って出力する場合を説明した。

【0186】これに対し、この実施例は、アドレスA1、A2、A3のバスを共用するとともに、データD1、D2、D3のバスを共用するようにしたものである。

【0187】図において、41が、アドレスA1、A2、A3の出力に共用されるアドレスバスである。このアドレスバス41のビット数は9ビットb0～b8に設定されている。

【0188】この場合、アドレスA2、A3は、下位3ビットb0～b2を使って出力され、インタフェース盤用アドレスA12は下位4ビットb0～b3を使って出力される。

【0189】また、ハイウェイ用アドレスA11は、第5ビットb4から第7ビットb6までの3ビットを使って出力される。上位2ビットb7、b8は、ACM3

1、33、38の選択に使用される。

【0190】42は、データD1、D2、D3の出力に共用されるデータバスである。このデータバス42のビット数は7ビットに設定されている。

【0191】この場合、データD2、D3は、下位3ビットb0～b2を使って出力される。また、インタフェース盤データD12は、下位4ビットb0～b4を使って出力され、ハイウェイ用データD11は、上位3ビットb5～b7を使って出力される。

【0192】43は、アドレスバス41の上位2ビットb7、b8のデータをデコードすることにより、ACM31、33、38のチップセレクト信号を出力するデコーダである。

【0193】上位2ビットb7、b8のデータとACM31、33、38の選択の様子を図23に示す。

【0194】ACM31、SUBACM33、38は、デコーダ41により選択されると、書き込みモードになり、選択されないと読出しモードになる。

【0195】上記構成においては、SUBACM33にデータD2を書き込む場合は、アドレスバス41の上位2ビットb7、b8のデータが“01”に設定される。これにより、SUBACM33がデコーダ43により選択され、そのモードが書き込みモードになる。

【0196】このとき、アドレスバス41の下位3ビットb0～b2には、アドレスA2が出力され、データバス42の下位3ビットb0～b2には、データD2が出力される。これにより、SUBACM33のアドレスA2にデータD2が書き込まれる。

【0197】また、SUBACM38にデータD3を書き込む場合は、アドレスバス41の上位2ビットb7、b8のデータが“10”に設定される。これにより、SUBACM38がデコーダ43により選択され、そのモードが書き込みモードになる。

【0198】このとき、アドレスバス41の下位3ビットb0～b2には、アドレスA3が出力され、データバス42の下位3ビットb0～b2には、データD3が出力される。これにより、SUBACM33のアドレスA2にデータD2が書き込まれる。

【0199】また、ACM31にデータD1を書き込む場合は、アドレスバス41の上位2ビットb7、b8のデータが“00”に設定される。

【0200】これにより、ACM31がデコーダ43により選択され、そのモードが書き込みモードになる。一方、SUBACM33、38のモードは、読出しモードになる。

【0201】このとき、アドレスバス41の下位7ビットb0～b6には、アドレスA1が出力され、データバス42の全ビットb0～b6には、データD1が出力される。

【0202】このうち、アドレスA1は、読出しモード

に設定されているSUBACM33により、論理アドレスから物理アドレスに変換される。これにより、A1に対応するACM31のアドレスには、データD1が書き込まれる。

【0203】また、ACM31からデータD1を読み出す場合は、アドレスバス41の上位2ビットb7, b8のデータが“11”に設定される。これにより、ACM31, 33, 38は、いずれも読出しモードとなる。

【0204】これにより、ACM31から読み出されたデータD1は、SUBACM38により、論理アドレスから物理アドレスに変換される。

【0205】このような構成によれば、先の実施例よりも、制御部32に接続されたバスのビット数を減らすことができる。すなわち、先の実施例では、26ビット必要であったのに対し、この実施例では、16ビットに減らすことができる。

【0206】図22は、この発明の第3の実施例の構成を示すブロック図である。

【0207】先の第1, 第2の実施例では、SUBACM33, 38を別々のメモリで構成する場合を説明した。

【0208】これに対し、この実施例では、SUBACM33, 38の記憶内容が同じであることに着目し、SUBACM33, 38を、3ポートメモリを使って1つのメモリで構成するようにしたものである。

【0209】なお、図22には、図20におけるSUBACM33, 38を3ポートメモリで構成する場合を代表として示す。

【0210】図において、51は、3ポートメモリにより構成され、SUB33, 38に兼用されるSUBACMである。このSUBACM51は、3つのアドレス端子A1, A2, A3と、3つのデータ端子D1, D2, D3を有する。

【0211】ここで、第1のアドレス端子A1には、ハイウェイ用アドレスA11が供給され、第2のアドレス端子A2には、アドレスA2が供給され、第3のアドレス端子A3には、ハイウェイ用データD11が供給されるようになっている。

【0212】また、第1のデータ端子D1の出力は、インタフェース盤用アドレスA12と結合され、第2のデータ端子D2には、データD2が供給され、第3のデータ端子D3の出力は、インタフェース盤用データD12と結合されるようになっている。

【0213】なお、アドレスA3, データD3は、それぞれアドレスA2, データD3と同じなので出力されない。

【0214】52は、アドレスバス41の上位2ビットb7, b8のデータをデコードすることにより、ACM31とSUBACM51のチップセレクト信号を出力するデコーダである。

【0215】このデコーダ52は、上位2ビットb7, b8のデータが“00”の場合は、ACM31を選択し、“01”の場合は、SUBACM51を選択し、それ以外の場合はいずれも選択しない。

【0216】ACM31とSUBACM51は、デコーダ52により選択された場合は、書込みモードになり、選択されない場合は、読出しモードになる。

【0217】このような構成によれば、データD2, D3を兼用することができるので、アドレス変換のための情報量を先の実施例の半分の減らすことができるとともに、この情報の書込み時間を先の実施例の半分にすることができる。

【0218】また、先の実施例で必要としたセクタ35, 39を省略することができる利点がある。

【0219】図23は、この発明の第4の実施例の構成を示すブロック図である。

【0220】先の実施例では、回線の論理的な位置を物理的な位置に変換するための情報を、オペレータが設定する場合を説明した。

【0221】これに対し、この実施例は、上記情報を自動的に設定することができるようにしたものである。

【0222】すなわち、図23において、61は、回線終端部22_nの物理的な位置、すなわち、この回線終端部22_nが接続されているコネクタ26_nを判定する接続判定部である。

【0223】この接続判定部61は、コネクタ26_nを介して回線終端部22_nから送られてくる情報に基づいて、回線終端部22_nの物理的な位置を判定するようになっている。

【0224】すなわち、回線終端部22_nがコネクタ26_nに接続されると、この回線終端部22_nから自己の識別符号nを示す情報がコネクタ26_nを介して接続判定部61に送られるようになっている。

【0225】これにより、接続判定部61は、各コネクタ26_nに接続された回線終端部22_nを判定することができる。

【0226】例えば、回線終端部22₂がコネクタ26₁に接続されると、この回線終端部22₂からコネクタ26₁を介して、接続判定部61に回線終端部22₂の識別符号2を示す情報が接続判定部61に供給される。

【0227】これにより、接続判定部61は、コネクタ26₁に回線終端部22₂が接続されたことを知ることができる。

【0228】接続判定部61は、各回線終端部22_nの物理的な位置を判定すると、各回線終端部22_nごとに、判定した物理的な位置を示すデータD4を出力する。このデータD4は、回線終端部22_nの数Nが8とすると、3ビットで表される。

【0229】62_nは、各回線終端部22_nごとに設けられ、対応する回線終端部22_nのデータD4をゲート

するバッファである。

【0230】各バッファ62_nのゲート信号は、デコーダ63、64とセクタ65により生成される。

【0231】ここで、デコーダ63は、制御部32から出力されるハイウェイ用アドレスA1₁をデコードすることにより、バッファ62_nのゲート信号を出力するようになっている。

【0232】また、デコーダ64は、ACM31から読み出されたハイウェイ用データD1₁をデコードすることにより、バッファ62_nのゲート信号を出力するようになっている。

【0233】また、セクタ65は、ACM31にデータD1を書き込む場合は、デコーダ63から出力されるゲート信号を選択してバッファ62_nに供給し、ACM31からデータD1を読み出す場合は、デコーダ64から出力されるゲート信号を選択してバッファ62_nに供給する。

【0234】バッファ62₁を通ったデータD4は、制御部32から出力されるインタフェース盤用アドレスA1₁と結合され、ACM31に書き込みアドレスとして供給されるとともに、ACM31から読み出されたインタフェース盤用データD1₂と結合され、DM131に書き込みアドレスとして供給される。

【0235】上記構成において、動作を説明する。

【0236】各回線終端部22_nに対応するデータD4は、上記の如く、この回線終端部22_nの物理的な位置、すなわち、この回線終端部22_nが接続されたコネクタ26_nを示す。

【0237】したがって、このデータD4は、例えば、先の図2において、SUBACM32、38に書き込まれるデータD2、D3と同じ内容を成す。

【0238】そこで、この実施例では、データD4をハイウェイ用アドレスA1₁やハイウェイ用データD1₁の変換出力として使用するようになっている。

【0239】すなわち、ACM31にデータD1を書き込む場合は、セクタ65により、デコーダ63から出力されるゲート信号が選択される。

【0240】これにより、例えば、ハイウェイ用アドレスA1₁が回線終端部22₂（ハイウェイ23₂、24₂）を示す場合は、この回線終端部22₂に対応するバッファ62₂のゲートが開かれる。

【0241】その結果、回線終端部22₂の物理的な位置を示すデータD4がバッファ62₂を通過してインタフェース盤用アドレスA1₂と結合される。

【0242】これにより、データD1は、ACM31において、接続元回線の物理的な位置に対応するアドレスに書き込まれることになる。

【0243】これに対し、ACM31からデータD1を読み出す場合は、セクタ65により、デコーダ64から出力されるゲート信号が選択される。

【0244】これにより、例えば、ハイウェイ用データD1₁が回線終端部22₄（ハイウェイ23₄、24₄）を示す場合は、この回線終端部22₄に対応するバッファ62₄のゲートが開かれる。

【0245】その結果、回線終端部22₄の物理的な位置を示すデータD4がバッファ62₂を通過してインタフェース盤用データD1₂と結合される。

【0246】これにより、DM131においては、接続先回線の物理的な位置を示すアドレスが指定されることになる。

【0247】以上詳述したこの実施例によれば、回線の論理的な位置を物理的な位置に変換するための設定処理を自動的に行うことができるので、オペレータは、回線の論理的な位置のみを管理することができる。

【0248】これにより、回線の物理的な位置を全く考慮することなく、データ書き込みを実行することができるので、先の実施例よりさらにデータ書き込み動作を簡単にすることができる。

【0249】なお、以上の説明では、ACM31の読み出しデータをDM131の書き込みアドレスとして使用する装置に、この発明を適用する場合を説明したが、この発明は、書き込みアドレスとして使用する装置にも適用することができる。

【0250】このほかにも、この発明は、その要旨を逸脱しない範囲で種々様々変形実施可能なことは勿論である。

【0251】

【発明の効果】以上詳述したようにこの発明によれば、回線の物理的な位置を自由に設定することができる場合であっても、ACMに対するデータ書き込みを簡単に行うことができるクロスコネクタ装置を提案することができる。

【図面の簡単な説明】

【図1】請求項1に係る発明の原理構成を示すブロック図である。

【図2】第1の実施例の構成を示すブロック図である。

【図3】アドレスとデータのビット構成を示す図である。

【図4】アドレスとデータのビット値を示す図である。

【図5】SUBACMに対するデータ書き込み動作を説明するための図である。

【図6】SUBACMに対するデータ書き込み動作を説明するための図である。

【図7】ACMに対するデータ書き込み動作を説明するための図である。

【図8】ACMに対するデータ書き込み動作を説明するための図である。

【図9】ACMに対するデータ書き込み動作を説明するための図である。

【図10】ACMに対するデータ書き込み動作を説明する

ための図である。

【図11】回線接続動作を説明するための図である。

【図12】回線接続動作を説明するための図である。

【図13】回線の物理的な位置を変更した場合のSUB ACMに対するデータ書き込み動作を説明するための図である。

【図14】回線の物理的な位置を変更した場合のSUB ACMに対するデータ書き込み動作を説明するための図である。

【図15】回線の物理的な位置の変更した場合のACM 10に対するデータ書き込み動作を説明するための図である。

【図16】回線の物理的な位置を変更した場合のアドレスとデータの変化の様子を示す図である。

【図17】従来装置において、回線の物理的な位置を変更した場合のアドレスとデータの変化の様子を示す図である。


【図18】接続元回線の接続先を変更する場合のACMのデータ書き込み動作を説明するための図である。

【図19】接続元回線の接続先を変更する場合のACMのデータ書き込み動作を説明するための図である。


【図20】第2の実施例の構成を示すブロック図である。

【図3】

アドレスとデータのビット構成を示す図



SUB ACMに対するデータ書き込み動作を説明するための図



【図21】メモリ選択動作を説明するための図である。

【図22】第3の実施例の構成を示すブロック図である。

【図23】第4の実施例の構成を示すブロック図である。

【図24】従来のクロスコネクタ装置の一例の構成を示すブロック図である。

【図25】従来のクロスコネクタ装置の他の例の構成を示すブロック図である。

【図26】回線終端部の構成を示すブロック図である。

【図27】従来の問題を説明するためのブロック図である。

【図28】従来の問題を説明するためのブロック図である。

【符号の説明】

11 ~ 1N

接続元回線

21 ~ 2N

接続先回線

3

記憶手段

4

アドレス発生手段

5

アドレス変換手段

6

データ変換手段


7

回線接続手段

【図5】


【図21】

メモリ選択動作を説明するための図



【図1】

請求項1に係る発明の構成を示すブロック図



【図4】

アドレスとデータのビット領域を示す図

アドレスのビット値		データのビット値	
アドレス	データ	アドレス	データ
1	0000	1	0000
2	0001	2	0001
3	0010	3	0010
4	0011	4	0011
5	0100	5	0100
6	0101	6	0101
7	0110	7	0110
8	0111	8	0111
9	1000	9	1000
10	1001	10	1001
11	1010	11	1010
12	1011	12	1011
13	1100	13	1100
14	1101	14	1101
15	1110	15	1110
16	1111	16	1111

【図13】

物理的位相変更時のSUBACMに対するデータ書き込み動作を説明するための図


A2, A3 (物理位相)	ビット	2	1	0
	ビット値	0	0	1

D2, D3 (物理位相)	ビット	2	1	0
	ビット値	0	1	0

【図2】


【図6】

第1の実施例の構成を示すブロック図




【図12】

読出後送動作を説明するための図



【図14】

物理的位相変更時のSUBACMに対するデータ書き込み動作を説明するための図




【図16】

物理的位相変更時のアドレスとデータの変化の様子を示す図

	0	1	2	3	4	5	6
A1	0	0	1	0	0	1	0
D1	0	1	1	0	1	0	0
A2, A3	-	-	-	-	0	0	1
D2, D3	-	-	-	-	0	0	0

【図15】

機能的位相変更時のACMに対するデータ書き込み動作を説明するための図



【図17】

従来の装置において機能的位相変更時のアドレスとデータの腐化の様子を示す図

	6	5	4	3	2	1	0
A11	0	0	1	0	0	0	1
D11	0	0	0	1	0	1	0


(b) 腐化前

	6	5	4	3	2	1	0
A11	0	0	1	0	0	0	1
D11	0	0	0	1	0	1	0

(a) 腐化後


【図19】

優先先を変更する場合のACMのデータ読み込み動作を説明するための図




【図24】

従来のクロスコネクト装置の構成を示すブロック図




【図20】

第2の実施例の構成を示すブロック図




【図23】

第4の実施例の構成を示すブロック図




【図25】

従来のクロスコネクタ装置の構成を示すブロック図




【図26】

回線終端部の構成を示すブロック図




【図27】

従来の問題を説明するためのブロック図



【図28】

従来の問題を説明するためのブロック図



フロントページの続き

(72)発明者 宮脇 浩智
 神奈川県川崎市中原区上小田中1015番地
 富士通株式会社内

(72)発明者 白井 正博
 神奈川県川崎市中原区上小田中1015番地
 富士通株式会社内